IC Package
Substrate
Manufacturing Process半導体パッケージ基板製造プロセス

半導体の高性能化をコスト低減の面から支える技術として、回路を個片化して一つの半導体パッケージに収める「チップレット」が注目を集めています。先端半導体パッケージのチップレット間の接続には主にシリコンインターポーザーが使用されていますが、半導体パッケージの大型化や歩留、コストに課題を抱えています。

信越化学ではアブレーション加工によって、有機絶縁層に微細な電気回路パターンを掘り込むエキシマレーザー装置を開発しました。これにより、シリコンインターポーザーでしか達成できなかった微細配線や極小ビアを半導体パッケージ基板、再配線層（RDL）、有機インターポーザーなどに形成することができます。

半導体パッケージ基板製造プロセス動画

信越デュアルダマシン法の特長Shin-Etsu Dual Damascene Process Features

信越化学のエキシマレーザー装置を使用することで、半導体前工程で用いられるデュアルダマシン工法を後工程パッケージ基板製造に応用することが可能です。（信越デュアルダマシン法）

信越デュアルダマシン法

レジストを使用せず、エキシマレーザーでビアや配線を加工するため、工程数の削減が可能です。
また、レーザードリルのような1by1の加工ではなく、加工スピードがビア数に依存しないスキャン加工で、テーパーの立ったビアを加工可能です。（レーザードリル代替）
従来のSAP＋レーザードリルの課題

ドライフィルムレジストを使用するため、ラミネート、露光、現像プロセスが必要です。
また、レーザードリルによる1by1の加工のため、パネル当たりのビア数が増えると、その分加工時間がかかります。

信越独自の光学システムを使用することで、微細かつ高精度な加工が可能です。

半導体パッケージ基板に限らず、再配線層、有機インターポーザーなど様々な有機絶縁層への対応が可能です。